NOTICE OF PRELIMINARY REJECTION

APPLICANT(S)

Name Hynix Semiconductor Inc.

Address San 136-1, Ami-ri, Bubal-eub, Ichon-shi Kyoungki-do 467-860, Republic of Korea

ATTORNEY(S)

Name Shinsung International Patent & Law firm

Address 2-3F., Line Bldg., Yeoksam-dong, Kangnam-gu

Seoul 135-080, Republic of Korea

APPLICATION No. 2002-86276

TITLE STACK GATE ELECTRODE PREVENTED INTERFACE-REACTION AND METHOD FOR

INTERFACE-REACTION AND METHOD FOR FABRICATING SEMICONDUCTOR DEVICE

HAVING THE SAME

This application was preliminarily rejected pursuant to Article 63 of the Korean Patent Law based on the following reason. Should there be any opinion against this action, please file a written argument by October 25, 2004. (You can apply for 1-month extension per each case, and we do not notify you of the confirmation for such term extension.)

[REASON]

This invention described in claims 1 to 10 can be easily invented by those skilled in the art as pointed out below. Accordingly, the above-identified patent application cannot be registered pursuant to Article 29, Paragraph 2 of the Korean Patent Law.

[BELOW]

Claims 1 to 5 and 6 to 10 of this invention relate to a gate structure and a method for fabricating a semiconductor device having the same. In accordance with this invention, there is provided a reaction barrier layer containing nitrogen and silicon, wherein a surface density of the nitrogen is greater than approximately 1 x 10¹⁵ atoms/cm². However, the Japanese Laid-Open No. 8-186086 disclosed on July 16, 1996 reveals a method for fabricating a semiconductor device, wherein a nitride silicon layer with a size of approximately 0.1 nm to approximately 10 nm is formed on a polycrystalline silicon layer in an atmosphere of ammonia. The gate structure and the fabrication method introduced in this invention is a technology that can be easily predictable by those ordinary people skilled in the art. Thus, it is not regarded that there is a difficulty in obtaining the configuration and means for the purpose of this invention, and as a result, it is viewed that this invention can be easily derivable by those ordinary people skilled in the art.

[Attachment] JP Laid-Open No. 8-186086

Dated this 25th day of August, 2004

Examination Bureau Examiner, Hoe-Hwan Cheong

KOREAN INTELLECTUAL PROPERTY OFFICE

PO2HA-651US

출력 일자: 2004/8/26

pozHobos

발송번호: 9-5-2004-034558319

발송일자 : 2004.08.25 제출기일 : 2004.10.25 수신 : 서울시 강남구 역삼동 823-30 라인빌딩

2.3층(특허법인신성)

특허법인 신성[정지원] 귀하

135-080



특허청 의견제출통지서

주식회사 하이닉스반도체 (출원인코드: 119980045698)

드소 경기 이천시 부발읍 아미리 산136-1

대리인

명칭 특허법인 신성

주소 서울시 강남구 역삼동 823-30 라인빌딩2,3층(특허법인신성)

지정된변리사 정지원 외 2명

출원번호

10-2002-0086276

발명의 명칭

계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서[특허법시행규칙 별지 제25호의2서식] 또는/및 보정서[특허법시행규칙 별지 제5호서식]를 제출하여 주시기 바랍니다.(상기 제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장

[이 유]

승인통지는 하지 않습니다.)

이 출원의 특허청구범위 제전항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29조 제2항의 규정에 의하여 특허를 받을 수 없습니다.

아 래 -

본원의 청구범위 제1-5항 및 제6-10항은 게이트 전극 및 반도체소자의 제조방법에 관한 것으로, 본원발명의 기술은 질소 표면 밀도가 1x1015/cm2보다 크고 질소와 실리콘을 함유하는 반응방지막(실리콘질화막)을 형성하는 것이 특징이나, 이는 인용참중(일본특개평 8-186086 : 1996.7.16)의 암모니아 분위기에서 다결정실리콘막의 표면에 0.1~10nm의 질화실리콘막을 형성하는 반도체장치의 제조방법으로부터 당업자라면 누구나 예측가능한 기술일 뿐 그 기술 구성 및 수단에 대한 각별한 곤란성이 있다거나 이로 인한 작용효과가 인용참증으로부터 예측되는 효과 이상의 새로운 상승효과가 있다고 보기 어려우므로 이는 당해 기술분야에서 통상의 지식을 가진 자에 의해 용이하게 발명될수 있는 것입니다.

[청 부]

첨부1 : 인용참증(일본특개평 8-186086) 1부. 끝.

2004.08.25

특허청

전기전자심사국

반도체심사담당관실

심사관 정회환

출력 일자: 2004/8/26

<<안내>> '

문의사항이 있으시면 ☎ 042-481-5725 로 문의하시기 바랍니다.

특허청 직원 모두는 깨끗한 특허행정의 구현을 위하여 최선을 다하고 있습니다. 만일 업무처리과정에서 직원의 부조리행 위가 있으면 신고하여 주시기 바랍니다. ▶ 홈페이지(www.kipo.go.kr)내 부조리신고센터

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-186086

(43)Date of publication of application: 16.07.1996

(51)Int.CI.

H01L 21/285 H01L 21/3205 H01L 29/78

(21)Application number: 06-327573

(71)Applicant:

NEC CORP

(22)Date of filing:

28.12.1994

(72)Inventor:


URABE KOJI


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57)Abstract:


PURPOSE: To introduce the nitrogen of high density into the surface of polycrystalline film by successively forming a polycrystalline silicon film a silicon nitride film and a titanium silicide film and making nitrogen in the silicon nitride film react to titanium in the titanium silicide film by heat treatment to form a titanium nitride film.

CONSTITUTION: A gate oxide film 2 and a polycrystalline silicon film 3 in which phosphorus is doped are formed on a silicon substrate 1. Next, a silicon nitride film 4 is formed in the surface of the polycrystalline silicon film 3 in the atmosphere of ammonium by using a quick thermal nitriding method. Next, a titanium silicide film 5 is formed on the silicon nitride film 4 by a sputtering method using a titanium silicide alloy target. A titanium nitride film 6 is formed by making nitrogen in the silicon nitride film 4 react to titanium in the titanium silicide film 5 by high-temperature heat treatment. Next, a gate electrode 7 comprising the titanium silicide film 5, the titanium nitride film 6 and the polycrystalline silicon film 3 is formed by a photolithography and dry-etching technique.









LEGAL STATUS

[Date of request for examination]

28.12.1994

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2616733

[Date of registration]

11.03.1997

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

广内整理器号

(11)特許出版公開番号

特開平8-186086

(43)公開日 平成8年(1996)7月16日

(51) Int.CL*

羅列記号

FI

技術表示箇所

H01L 21/285 21/3205

29/78

301 T

平成6年(1994)12月28日

H01L 21/88

R

29/ 78

301 G

容查請求 有

蔚求項の数3 OL (全 4 頁)

(21)出願番号

(22) 出級日

特惠平6-327573

(71) 出版人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 占部 耕児

来京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)


(54) 【発明の名称】 半導体装置の製造方法


(57) 【要約】


【目的】半導体装置の電極及び配線において耐熱性を向上させる。

【構成】シリコン基板1上にゲート酸化膜2と多結晶シリコン膜3と室化シリコン膜4を形成する。次で室化シリコン膜4上にチタンシリサイド膜5を形成したのち熱処理し、室化シリコン膜中の窒素とチタンシリサイド膜6を形成する。









BEST AVAILABLE COPY

【特許請求の範囲】

【請求項 1】 半導体基板上に鉛縁膜を形成する工程と、前記絶縁膜上に多結晶シリコン膜と室化シリコン膜とチタンシリサイド膜とを順次形成する工程と、熱処理により前記室化シリコン膜中の窒素と前記チタンシリサイド膜中のチタンとを反応させ室化チタン膜を形成する工程を有することを特徴とする半導体装置の製造方法。

【請求項 2】 夕結晶シリコン膜表面のシリコン原子を 室化する事により室化シリコン膜を形成する請求項 1記 載の半導体装置の製造方法。

【請求項 3】 多結晶シリコン関上にCVD法を用いて 室化シリコン関を形成する請求項 1記載の半導体装置の 製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に関し、特にチタンシリサイト膜を用いた低抵抗の電極配線の製造方法に関する。

[0002]

【従来の技術】半導体装置の製造工程において、例えば低抵抗で電気的特性の安定したゲート電極を形成する場合に、チタンシリサイド膜を用いるポリサイド構造が用いられるが、この時チタンシリサイド膜と多結晶シリコン膜の間に相互拡散防止膜として窒化チタン膜を用いる側が特開昭63-289867号公報に記載されている。以下図2を用いて説明する。

【0003】まず図2(A)に示すように、シリコン基板1上にゲート酸化膜2とリンがドーブされた多結晶シリコン限3とを形成する。次で多結晶シリコン限3の表面付近に空素イオン0注入8を形成する。

【0004】次に図2(B)に示すように、窒素イオン 注入層8上にチタンシリサイド限5をチタンシリサイド 合金ターゲットを用いたスパッタ法により形成する。

【0005】次に図2(C)に示すように、高温熱処理により窒素インオン注入層8の窒素とチタンシリサイド限5のチタンを反応させ窒化チタン限6Aを形成する。この窒化チタン限6Aは多結晶シリコン限とチタンシリサイド限との間においてチタン、シリコン及びリンの相互拡散を抑制し安定した電気的特性を得るために設けられたバリヤ層である。

【0006】次に図2(D)に示すように、フォトリソグラフィ技術及びドライエッチング技術を用いて所望の位置にチタンシリサイド限5、室化チタン限6A及び多結晶シリコン関3から構成されるゲート電極7を形成する

[0007]

【発明が解決しようとする課題】上述した従来の半導体 装置の製造方法では、以下に示す欠点がある。まずイオ ン注入法を用いて多結晶シリコン膜に窒素を導入してい るため、窒素濃度は1原子%以下でありその分布は幅をもっている。この為、チタンと結合する窒素が不足しているのでチタンリッチな窒化チタン膜5Aが形成される。従って、十分な相互拡散防止効果が得られない為、多結晶シリコン中の不純物濃度が変化し、VI等の特性が変る。また、窒化チタン膜形成に寄与しなかった窒素シーでは多いである。なり、ゲート電極7の抵抗もあまり下らない。

【0008】本発明の目的は、低抵抗でかつ電気的特性の安定した電極配線を有する半導体装置の製造方法を提供することにある。

[0009]

【課題を解決するための手段】本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に多結晶シリコン膜と変化シリコン膜とチタンシリサイド膜とを順次形成する工程と、熱処理により前記室化シリコン膜中の変素と前記チタンシリサイドであるとを反応させ室化チタン膜を形成する工程を有することを特徴とするものである。

[0010]

【実施例】次に本発明について図面を用いて説明する。図1(A)~(D)は本発明の第1の実施例を説明する為の工程順に示した半導体チップの断面図である。【0011】まず図1,(A)に示すように、シリコン芸が1上に厚さ50mmのケト酸・ルステとリンがドープを指し、シリコンは30を発生が1月20mmの多結晶シリコン膜30を発生が10~60秒の条件で多結晶シリコと関係を変化して10~60秒の条件で多結晶シリコと関係を変化して1~10mmの変化シリコン膜4を形成する。また、プラズマ変化法を用いて表面変化を行ってもよい。

【0012】次に、図1 (B) に示すように、窒化シリコン膜4上にチタンシリサイド合金ターゲットを用いたスパッタ法により、圧力2~15mTorr、パワー1~4kW、基板温度25~500℃の条件の下で厚さ100nmのチタンシリサイド膜5を形成する。

【0013】次に図1 (C) に示すように、例えば80 0で以上の高温熱処理を行い室化シリコン膜の室素とチタンシリサイド膜5のチタンとを反応させ、0.1~10nmの室化チタン膜6を形成する。この反応によりも電気的特性上問題はない。室化チタン膜6は、多結晶シリコン膜3とチタンシリサイド膜5の間において、チタン、シリコン及びリンの相互拡散を抑制し安定した電気的特性を得るために設けられたパリヤ層である。また、0高温熱処理工程はソース・ドレインの不純物活性化工程で代用できる。

【OO14】次に図1(D)に示すように、フォトリソ グラフィ技術及びドライエッチング技術を用いて所望の

BEST AVAILABLE COPY

位置にチタンシリサイド限5、室化チタン膜 5及び多結 品シリコン膜 3より構成されるゲート電極 7 を形成す ス

【0015】このような半導体装置の製造方法によれば、従来技術に比べて関厚が薄く高濃度の室素を含むできる為、チタンと室素の原子比が1:1に近い空生チタン戦らを形成する事ができる。従って高温熱処理工程においてチタンシリサイド限5と多結晶シリコン関連12年間のチタン、シリコン及びリンの相互拡散が生涯の間のチタン、シリコン及びリンの相互拡散が性を可能のチタンである。また、本実施制できる。また、本実施制できる。また、本実施制でしているので、空化シリコン関の薄にといるので、空化シリコン関の薄にに対する制御性に優れている。

【0016】次に本発明の第2の実施例について説明する。本第2の実施例は空化シリコン膜をCVD法を用いて形成するものである。

【0017】まず図1(A)に示すように、第1の実施例と同様にシリコン基板1上に5nmのゲート酸化膜2とリンがドープされた50nmの多結晶シリコン膜3を形成する。次にLP-CVD法あるいはプラズマCVD法を用いて多結晶シリコン膜3上に0、1~10nmの窒化シリコン膜を形成する。次で窒化シリコン膜上にチタンシリサイド合金ターゲットを用いたスパッタ法により、圧力2~15mT、パワー1~4kW基板温度25以、圧力2~15mT、パワー1~4kW基板温度25を形成する。

【0018】以下第1の実施例と同様に高温熱処理を行い室化チタン膜を形成したのち、フォトリソグラフィ技術及びドライエッチング技術を用いて所里の位置にチタンシリサイド膜、室化チタン膜及び多結晶シリコン膜より構成されるゲート電極を形成する。

【0019】本第2の実施例においても従来技術に比べて関厚が薄く高濃度の窒素を含む空化シリコン関をチタンシリサイド関と反応させる事ができる為、チタンと窒素の原子比が1:1に近い室化チタン関を形成する事が

できる。従って高温熱処理工程においてチタンシリサイド膜と多結晶シリコン膜との間のチタン、 シリコン及び リンの相互拡散が窒化チタン膜によって抑制される為、 安定した電気的特性を有するゲート電極を得ることがで きる。

【DD20】また、本第2の実施例では多結晶シリコン 関上の変化シリコン膜の形成方法としてLP-CVD法 を用いているので、急速熱変化法に比べて2倍程度量産 性が向上する。

【0021】尚、上記実施例ではゲート電極の形成の場合について説明したが、低抵抗で安定な特性が要求される他の電極配線に適用できることは勿論である。 【0022】

【発明の効果】本発明による半導体装置の製造方法によれば、多結晶シリコン膜上に室素シリコン膜を形成する方法として急速熱室化方あるいはLP- CV D法を用いているため、多結晶シリコン膜表面に高速度の窒素を導入する事ができる。従って、チタンシリサイド膜と多結晶シリコン膜との間に化学重論起域に近に変化チタン膜が得られるため、高温熱処理工程での相互拡散が十分に抑制される。このため低抵抗でかつ安定した電気的特性を有する電極配線が得られるという効果がある。【OO23】

【図面の簡単な説明】

【図1】本発明の第1の実施例を説明する為の半導体チップの断面図。

【図2】従来の半導体装置の製造方法を説明する為の半導体チップの断面図である。

【符号の説明】

- 1 シリコン基板
- 2 ゲート酸化膜
- 3 多結晶シリコン膜4 室化シリコン膜
- 5 チタンシリサイト膜
- 5,5A 室化チタン膜
- プログート電極
- ・ ・ ・ ・ で E 8 安泰イオン注入屋

DESI AVAILABLE COPY

